La radiodifusión digital de audio (dab) es la tercera generación de radiodifusión después de las transmisiones de Am y fm. En comparación con la radiodifusión actual, DAB tiene las ventajas de buena calidad de sonido (calidad de cd), recepción móvil multimedia y de alta velocidad, cifrable, baja potencia de transmisión, gran cobertura, alta utilización del espectro y fuerte capacidad antiinterferencia. Los servicios transmitidos por DAB pueden ser variados, además de los programas de audio ordinarios, también puede transmitir otros datos de cualquier forma, como texto, imágenes fijas o audio y video activos. Por lo tanto, también se llama DAB radiodifusión multimedia digital (dmb). Este artículo es principalmente
Se introduce el diseño de software y hardware del codificador del sistema de lanzamiento DAB en fpag basado en PC y Cyclone II ep2c0f484c7. el diseño tiene plenamente en cuenta los requisitos de tamaño del circuito y utilización de recursos. Este diseño se utiliza finalmente para probar el receptor DAB / dmb.
Diseño del codificador del sistema de lanzamiento DAB
El sistema de transmisión del DAB incluye principalmente un codificador de fuente en la posición del proveedor del programa, un multiplexador en la posición de la estación de radiodifusión y un módem de codificación cofdm (multiplexaje de División de frecuencia ortogonal de codificación) en la posición de transmisión, en el que el cofdm se puede dividir a su vez en dos partes: codificación de Canal y modulación ofdm. El codificador en el lado emisor del DAB incluye principalmente el módulo de fotogramas de resolución ETI (interfaz de transmisión de grupos de negocios), el módulo de Codificación de canales, el módulo de modulación dqpsk, el módulo de modulación ofdm, el módulo de conversión ascendente, el módulo de filtro digital, el módulo de interfaz usb, etc. Entre ellos, el módulo de Codificación de canales incluye difusión de energía, codificación de convolución eliminable, entrelazamiento de tiempo, entrelazamiento de frecuencia, etc. La entrada de todo el codificador es un marco ETI del multiplexador y la salida es una señal de frecuencia intermedia analógica.
Todo el diseño se compone principalmente de la codificación de software en el lado de la PC y el diseño del módulo ifft en el lado de la fpgas, así como el diseño de PCB del módulo USB y el módulo dac. El lado de la pc realiza principalmente la demultiplicación de cuadros eti, la codificación de canales y la modulación dqpsk. los datos modulados se transmiten al lado de FPGAs a través de la interfaz usb. el lado de FPGAs recibe los datos y los entrega al módulo ifft para la transformación ifft. este es el método principal para lograr la Multiplexación de División de frecuencia ortogonal (ofdm). Los datos exportados por ifft convierten la señal de Banda base en frecuencia intermedia a través del inversor superior IF y se envían al módulo DAC después del filtrado digital. Después, el módulo DAC convierte la señal digital en una señal analógica y la envía al transmisor, que la transmite a través del transmisor, con frecuencias opcionales desde bandiii (165 - 240mhz) hasta la banda L (1452 - 1492mhz).
Diseño de software del lado de la pc
El software del lado de la pc realiza principalmente la demultiplicación de los cuadros eti, la codificación de canales (incluida la difusión de energía, la codificación de convolución, el entrelazamiento de tiempo, el entrelazamiento de frecuencia) y la modulación dqpsk. Al mismo tiempo, a través del controlador proporcionado por el fabricante para realizar la transmisión de datos USB y el control del módulo usb, así como proporcionar la interfaz hombre - computadora de la pc, el usuario puede seleccionar el programa ETI a transmitir y establecer su modo de transmisión.
Interfaz PC del codificador
Interfaz PC del codificador
(1) resolver el marco eti: un marco ETI incluye principalmente la información de la cabeza del marco (información relacionada con este marco y cada subcanal dentro del marco) y los datos del flujo de tráfico principal MST (incluyendo el flujo de datos de audio y el canal de datos rápidos fic). En primer lugar, necesitamos extraer la información de sincronización y la información de longitud de marco de los cuadros ETI transmitidos para facilitar la búsqueda de la cabeza del marco. A continuación, de acuerdo con el formato de marco eti, se extrae la información FIC y la información de flujo de datos del negocio principal.
(2) codificación de canales: los datos FIC y los datos de flujo de tráfico principal extraídos de los cuadros ETI se propagan energéticamente, y luego los componentes de negocio se codifican de convolución eliminable de acuerdo con el nivel de protección de cada subcanal extraído, y luego los datos de tráfico principal se entrelazan en tiempo, y los datos de tráfico principal entrelazados se combinan en cuadros CIF del canal de servicio principal (msc). la información FIC se combina con los cuadros CIF en cuadros de transmisión DAB sin entrelazar en tiempo. Al mismo tiempo, en el lado de la pc, también se realiza el entrelazamiento de frecuencia de los cuadros de transmisión dab.
(3) modulación dqpsk: después del entrelazamiento de frecuencia, la información de datos realiza la modulación dqpsk de acuerdo con la fase inicial de cada portador para obtener la información de fase de modulación de cada portador.
(4) control de transmisión usb: los cuadros DAB modulados por dqpsk se transmiten al módulo de hardware ifft en FPGAs a través de la interfaz usb. Escribe el programa de transmisión de datos USB correspondiente de acuerdo con el controlador USB proporcionado por el fabricante.
Diseño del lado de FPGAs
El lado FPGAs realiza principalmente la operación ifft (anti - transformación de fft), el inversor superior IF y el filtro digital. La información de fase del marco DAB transmitida por la PC se realiza en la operación ifft, se completa la modulación ofdm, y luego la señal de Banda base modular se convierte en señal de frecuencia intermedia a través del inversor, que se filtra y se envía al módulo dac. Debido a que se van a recibir datos del módulo usb, también se necesita un módulo de interfaz USB en fpgas. Al mismo tiempo, se necesita una Ram interna como amortiguador entre el módulo de interfaz USB y el módulo ifft. después de la operación ifft, los datos se almacenan en un espacio de Ram de doble puerto de 2048 * 24 bits. después de la conversión de frecuencia y el filtrado, se exportan al módulo DAC a través del módulo de interfaz dac. El módulo de computación ifft, el módulo de interfaz usb, el módulo de conversión de frecuencia ascendente, el módulo de interfaz dac, estos módulos se controlan a través del procesador de núcleo blando niosii integrado en Alter a, y se construye un sistema sopc (system on programable chip) en fpgas.
Marco de estructura de diseño FPGAs
Teniendo en cuenta los recursos ocupados por este diseño, incluidas las unidades lógicas y la cantidad de memoria incorporada, para lograr el pleno uso de los recursos, se seleccionó el tablero de desarrollo fpgaep2c20 de la serie cycloneii de alter, que tiene un espacio de Ram fuera de chip de 512 kbyte y puede servir como memoria de programa de nios y amortiguador de Datos de la interfaz USB para garantizar la transmisión en tiempo real de los datos. Después de la integración del diseño de cada módulo de fpgas, ocupa más de 15000 unidades lógicas (incluidos módulos niosii), ocupa el 82% (52 m4k) de bits de memoria, y todo el sistema utiliza un reloj de 65.536 mhz, utilizando eficazmente los recursos del tablero de desarrollo, con buenos resultados.
Diseño de PCB
El diseño del PCB incluye dos partes: el módulo USB y el módulo dac.
(1) el módulo USB realiza principalmente la comunicación de alta velocidad entre PC y fpgas. teniendo en cuenta que la velocidad de transmisión debe alcanzar los 300kb / s para lograr la transmisión en tiempo real de datos, se eligió ft245bl como chip de interfaz usb.
(2) el módulo DAC es para convertir la señal digital emitida por el filtro digital en señal analógica. El codificador emite una señal digital de frecuencia intermedia, con una frecuencia de muestreo de 16.384 MHz y un ancho de banda de 1.536 mhz. Después de que el DAC se convierte en una señal analógica, también es necesario amplificarla, filtrarla y luego exportar una señal de frecuencia intermedia analógica DAB con un pico de 1v.
Resumen de este artículo
Este artículo presenta el diseño del codificador del sistema de transmisión DAB basado en PC y fpgas. a través del software, se realiza la codificación de canales antes de la modulación OFDM del sistema de transmisión dab. después de la prueba experimental, se puede codificar el canal en tiempo real del flujo de datos ETI de 2048mbb / S. Al mismo tiempo, la tasa de datos transmitida al módulo OFDM en FPGAs a través de la interfaz USB puede alcanzar 320kb / s, lo que cumple con los requisitos en tiempo real. Después de eso, la señal analógica emitida por el módulo DAC se envía al transmisor DAB a través del conector sma. La figura 4 muestra el mapa físico del codificador del sistema de lanzamiento dab. Los hechos han demostrado que colocar la parte de Codificación de canales en el lado de la PC es una implementación simple y efectiva, y el uso de FPGAs para implementar la parte de Codificación de canales será el siguiente paso.
